19日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-142117

@Int. Cl. 5

識別配号

庁内整理番号

43公開 平成2年(1990)5月31日

H 01 L 21/205 21/76 7739-5F E 7638-5F

審査請求 未請求 請求項の数 1 (全3頁)

砂発明の名称 半導体集積回路の製造方法

②特 顧 昭63-295235

郊出 願 昭63(1988)11月22日

@発明者 古田

勲 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

而出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

⑩代 理 人 弁理士 大岩 增雄 外2名

明 和 冉

1. 発明の名称

半導体集積回路の製造方法

2. 特許請求の範囲

3. 発明の詳細な説明

(産業上の利用分野)

この発明は半導体集積回路の製造方法に関し、 特に素子分離に関するものである。

(従来の技術)

半導体集積回路の素子分離において、最も一般的なものとして、LOCOS(local Oxidation of Silicon)法と呼ばれるものがある。以下、これを図について説明する。第2図において、1はシリコン基板、2はシリコン酸化膜、3はシリコ

ン窒化膜、4は層反転防止用の注入層、5はフィールド酸化膜、6はバードズ・ピーク (鳥の口ばしの形状部)である。

次にこの半導体集積回路の製造方法について説 明する。第2図回はジリコン基板1にストレス段 和用のシリコン酸化膜2を形成した後、このシリ コン酸化膜2上にシリコン窒化膜3を堆積する。 第2図(0)は写真製版より、所望の所にフォトレジ ストをパターニングし、シリコン窒化膜3をプラ ズマエッチングにより除去し、層反転防止用のイ オン注入を、フォトレジストをマスクにして行っ た後、そのフォトレジストを除去した所である。 ·ついで、第2図(c)は熱酸化を行いフィールド酸化 膜 5 を形成した後、熟リン酸などによってシリコ ン質化膜3を除去したものである。この第2図(c) に示すようにシリコン窒化膜3があった部分にバ ードズ・ビーク6が成長する。第2図印のシリコ .ン窒化膜3のプラズマエッチングによって作られ た分離酸化膜(フィールド酸化膜5)は分離技術 としてよく使われているものであるが、近年増々

激細化が進むにつれて、第2図(c)に示されているように、バードズ・ピーク6と呼ばれる領域が問題となってきた。特に1μmレベルの半導体集積回路になる分離幅を小さく作ることが重要である。そのため、様々な改良が加えられてきたがいずれも、短いバードズ・ピーク6とシリコン基板1へのストレスとが二律相反する所があり、中々うまくゆかなかった。

くゆかなかった。 うとする は 基) このように 従来の半導体 集積 回路の 製造方法に おける 分離 技術では バードズ・ビークの ために 幅の狭い 分離 酸化膜を作るのが困難であるという 問題点があった。

この発明は上記のような問題点を解消するためになされたもので、原理的には 0.1 μ m 以下の分離酸化腺を提供することができる半導体集積回路の製造方法を得ることを目的とする。

(課題を解決するための手段)

この発明に係る半導体集積回路の製造方法は、 シリコン基板 1 上にシリコン酸化膜 7 を形成し、 そのシリコン酸化膜 7 を所望の幅にエッチングし、

ニングした後、シリコン酸化膜1をプラズマエッ チングにより異方的にエッチングし分離酸化膜 7Aを残す。この時のシリコン酸化膜7の幅が分 離幅となる。ついで、第1図(0)のようにシリコン 基板1のエピタキシャル成長により、エピタキシ ャル藺 8 を形成する。このとき、シリコンエピタ キシャル周 8 は分離酸化膜 7 A よりも若干薄くな るように設定しておく。つまり、分離酸化膜 7 A はエピタキシャル層8より厚く、頭を出している 状態に設定する。引き続いて、第1図40のように 層反転防止用の注入層 4 をシリコン基板 1 の上部 に高エネルギー注入により形成した後、所定の温 度でアニールする。その後、このエピタキシャル・ 層 8 内に半導体集積回路の素子を形成する。この ようにして、作られた分離酸化膜は写真製版によ って作られる幅により、幅が決定されるので、原 理的には幅 0.1μm 以下の分離酸化膜も作ること が可能である。

なお、上記の実施例では層反転助止用の注入簡 を分離酸化膜形成後に設けたが、これはNチャネ 分離酸化限7Aとなる部分を残した後、その分離 酸化膜7Aを埋め込むようにシリコン蒸仮1をエピタキシャル成長させることを特徴とするもので ある。

(作用)

この製造方法において、シリコン基板 1 上に形成されたシリコン酸化膜 7 は所辺の幅にエッチングされ、これにより、分類酸化膜 7 A がシリコン基板 1 上に残り、シリコン基板 1 をエピタキシャル成長させることにより分離酸化膜 7 A が埋め込まれる。

(発明の実施例)

以下、この発明の一実施例を図について説明する。

第1図において、1はシリコン基板、4は層反 転防止用の注入層、7はシリコン酸化膜、7Aは 分離酸化膜、8はエピタキシャル層である。第1 図(a)はシリコン基板1に比較的厚いシリコン酸化 膜7を熱酸化により形成した所である。第1図(b) は写真製版技術により、フォトレジストをパター

ルMOS形半導体集積回路については特に必要であるが、PチャネルMOS形半導体集積回路については必ずしも必要ではない。しかしながら、この場合、層反転防止用の注入層は、MOSダイナミックRAMのソフトエラー防止用の注入層としても利用することができる。

(発明の効果)

以上のように本発明によれば、シリコン茲仮上にシリコン酸化膜を形成し、そのシリコン酸化膜を所望の幅にエッチングし、分離酸化膜となる部分を残した後、その分離酸化膜を埋め込むようにシリコン基板をエピタキシャル成長させるようにしたので、従来のようなバードズ・ビークが生せず、原理的には 0.1μπ 以下の分離散化膜を提供でき、これにより集積化の向上を図れるという効果が得られる。


4. 図面の簡単な説明


第1図回~回はこの発明の一実施例に係る半球 体集積回路の製造方法を説明するための図、第2 図回~には従来の半導体集積回路の製造方法を説 明するための図である.


1・・・シリコン装板、 7・・・シリコン酸化 膜、 7 A・・・分離酸化膜、 8・・・エピタキシャル圏。

代理人 大 岩 増 雄(ほか2名)

第1図










1:シリコン基版、4;注入層、7;シリコン酸化膜、7A;分離酸化膜、8;エピタキシャル層

第2図







THIS PAGE BLANK (USPTO)